INTEGRAR los amplificadores de RF de potencia (RFPA en adelante) en tecnología CMOS es un punto clave para
conseguir reducir los costes de los equipos que integran comunicaciones móviles, especialmente si se consigue la
integración en el mismo substrato del chip en sí. Un claro ejemplo son los "System On Chip" (SOC) que integran todo el sistema completo en un único encapsulado, de hecho, en un mismo substrato, idealmente basado en tecnología CMOS (low-cost) o SiGe. Idealmente, en los SOCs se consigue integrar tanto las partes analógicas como digitales en la versátil (y barata) tecnología CMOS, disminuyendo el coste y el tamaño respecto a diseños basados tanto en tecnologías discretas como en tecnologías híbridas. No obstante, la tecnología CMOS presenta diversos problemas, por lo que en la mayoría de casos se utiliza su extensión BiCMOS, que aunque supone encarecer levemente el coste del proceso, supone mejorar considerablemente las capacidades por el hecho de añadir transistores bipolares, especialmente útiles para el procesado en corriente, que ofrece mayores prestaciones frecuenciales. Por otro lado, en el diseño de RFPAs existen numerosas limitaciones implícitas en la tecnología CMOS, que principalmente se pueden dividir en limitaciones debidas a los dispositivos activos y limitaciones debidas a los dispositivos pasivos. Dentro del primer grupo se encuentran cuestiones como la corriente máxima, la resistencia de conducción, la tensión de alimentación, la frecuencia máxima y las capacidades parásitas. Mientras que en el caso de los dispositivos pasivos aparecen limitaciones debido al nivel de integración de los condensadores (capacidad/área), a las resistencias parásitas y de pérdidas, así como a las capacidades e inductancias parásitas.
Asimismo, la comparación de los RFPAs se encuentra estrechamente relacionada con su topología (clase A, B, E, F, linc,…) tanto en lo que a eficiencia como a linealidad se refiere. Además, dependiendo del estándar de modulación utilizado la linealidad puede ser extremadamente importante o carecer de toda importancia, si se utilizan modulaciones de envolvente variable o de envolvente constante, respectivamente.
Tampoco se debe ignorar la multitud de posibilidades existentes a la hora de realizar el diseño de un RFPA,
empezando por la topología, que incluso eligiendo una aún queda un importante grado de libertad, como la tecnología a utilizar. Se puede ver en [1] que existen múltiples opciones, si bien la menos recomendable desde el punto de vista de eficiencia es la tecnología CMOS estándar, que por otro lado es la más económica. Ello supone acabar en un tradeoff entre coste y rendimiento, buscando siempre el mínimo coste para obtener el rendimiento necesario. Incluso finalmente se puede acabar realizando módulos híbridos system-in-package lo que
si bien supone una solución cara, permite optimizar las técnicas a utilizar en cada una de las partes.
IDENTIFICACIÓN DE LIMITACIONES
A. Dispositivos activos
En primer lugar se debe tener en cuenta que los RFPAs, presentan una potencia de salida relativamente elevada (1W) a frecuencias elevadas, lo que hace su diseño considerablemente complejo y exigente. Por otro lado, la impedancia nominal de las antenas es de 50 Ohmios, lo que implica que sería necesaria una tensión de salida eficaz de aproximadamente 7V, por lo que es necesaria una red de adaptación de impedancias, que aunque permite reducir la tensión de alimentación, supone tanto elevar las pérdidas (mayor número de componentes) como trabajar con corrientes superiores, contribuyendo así a las pérdidas por conducción globales. Es por ello que conviene trabajar con la mayor tensión disponible, algo que para las tecnologías CMOS estándar provenientes del diseño digital supone severas limitaciones, ya que tienen una tensión de ruptura reducida, y por otro lado, la tensión en los transistores puede alcanzar fácilmente el doble de la tensión de alimentación. Por otro lado, la frecuencia máxima de operación se
encuentra directamente ligada a la capacidad de puerta, que a su vez se encuentra ligada al tamaño del dispositivo, que deberá ser grande para soportar las grandes corrientes que lo atravesarán sin suponer una caída de tensión importante en la resistencia parásita de conducción drenador-surtidor.
B. Dispositivos pasivos
En el caso de los condensadores se pueden considerar tres problemas principalmente: 1) La densidad de capacidad, 2) la capacidad parásita a substrato, y 3) factor de calidad. Para conseguir una gran densidad de capacidad lo más
interesante es utilizar los condensadores MOS, que como contrapartida presentan unas capacidades parásitas a sustrato
Elevadas, lo que supone tanto un factor de calidad reducido como una precisión pobre, algo crítico en el diseño de RF. En el caso de los inductores podemos identificar el primer problema como el factor de calidad, que supone pérdidas de eficiencia considerables, ya sea por no comportarse como inductores ideales o simplemente por el hecho de tener una resistencia serie que disipará gran parte de la potencia en llegar a ser comparable con la resistencia de carga equivalente.
IDENTIFICACIÓN DE SOLUCIONES
A. Dispositivos activos
Con tal de solucionar los problemas que se pueden encontrar en los dispositivos CMOS estándar aparecen
topologías alternativas, intentando solucionar el problema desde un punto de vista tanto de sistema como de dispositivo en sí. Un ejemplo del primero es el uso de tecnologías twinwell que al realizar un cascodeo de los transistores de salida, permiten el uso de tensiones más elevadas en aumentar la tensión de ruptura por la tensión de cascodeo. Un ejemplo del segundo es utilizar otras tecnologías, como los HBTs de SiGe, que como beneficio, además de una mayor frecuencia máxima también tienen que el escalado aumenta su tensión máxima en lugar de disminuirla, lo que supone que su eficiencia puede ser aumentada a cada paso de escalado, debido a la reducción de corrientes.
B. Dispositivos pasivos
La solución general para los dispositivos pasivos pasa por la utilización de técnicas nuevas, como pueden ser la ya
conocida integración del cobre en los procesos así como el uso de dieléctricos específicos para conseguir mayores densidades de capacidad sin incurrir en corrientes de pérdidas excesivas. En el caso de los condensadores se utiliza la técnica MIM, que consiste en realizar las capacidades con dos capas de metal separadas por un dieléctrico (diferente del dióxido de silicio) en capas alejadas del substrato, lo que supone que al mismo tiempo se puede controlar la corriente de pérdidas así como la densidad de capacidad, y principalmente reducir la capacidad parásita a substrato.
Respecto a los inductores, la inclusión de cobre y la utilización de silicio altamente resistivo permite elevar el
factor de calidad hasta poco más de 40 comparado con el factor 10 de la tecnología de aluminio estándar (@1nH
aproximadamente). El mejor factor de calidad se consigue mediante la utilización de la técnica de micromatching, que permite llegar a factores de calidad de aproximadamente 70 o incluso haciendo uso de los bonding-inductors . No obstante, estas últimas técnicas no pueden ser para nada consideradas como estándar, lo que descarta su uso masivo, al menos por ahora.
COMENTARIOS SOBRE EL ITRS 2003
En el ITRS de 2003 [4] avanzan la necesidad de migrar de los simples módulos integrados a módulos system-in-package (SIP) que deberán contener toda la parte de RF (2005-2007) e incluso la parte de procesado en banda base (2008-2009). Por otro lado, la frecuencia mínima de los sistemas se mantiene en 800MHz, llegando la máxima hasta los 6GHz (WLAN) en 2004-2006 y los 10GHz para 2007-2009.
Si se hace una separación de los requerimientos por tecnologías:
A. Grupos III-V (GaAs)
En el caso de los HBTs, dadas sus elevadas tensiones de ruptura, no presentan problemas hasta 2006, en que se
aparecen problemas de reducción de área, y ya en 2007 y posteriores, en que las mejoras necesarias relativas a tensión de ruptura, frecuencia máxima y eficiencia lineal empiezan a ser importantes. Respecto a la integración de la parte de RF en un SIP es crítica la decisión para 2006+ de integrar el filtro duplexor, cuya implementación en tecnología GaAs es aún desconocida. En el caso de los PHEMTs aparece un panorama muy similar al anterior, si bien en este caso se añade el conmutador recepción/transmisión a partir del 2005, al que sí que se conoce una solución posible, a pesar de no ser de uso extendido. Los problemas en la integración de pasivos surgen a partir
de 2006, cuando el factor de calidad de los inductores debe aumentarse a 25, algo que si bien se conoce cómo debe
hacerse, no es una solución estándar, y por tanto, más cara. Igualmente por parte de los condensadores el problema es la densidad de capacidad, que también debe elevarse, lo que supone, igual que sucedía con los inductores, soluciones no estándar.
B. Grupo IV
Para los MOSFET aparecen problemas debido a la elevada tensión de ruptura requerida para las pequeñas dimensiones de los dispositivos (Tox=45Å) así como debidas a la eficiencia lineal, intrínsecamente relacionada con la resistencia parásita del dispositivo.
Respecto a la integración, no presentan ningún problema en incorporar las partes de power management si bien a partir del 2006 establecen la integración del conmutador RX/TX así como los filtros, que aunque estiman su realización mediante MEMS, aún es algo que se desconoce, como sucedía con la integración en los grupos III-V.
Para los HBTs aparecen múltiples problemas: frecuencia máxima, tensión de ruptura, y eficiencia, si bien comenta que se conoce su solución. Por otro lado, su integración tiene el mismo problema que
en todos los casos anteriores a partir del 2006, y es que igual que sucedía con tecnología MOS estándar, se estima necesaria la implementación tanto del conmutador RX/TX como de los filtros con MEMS, tratándose de soluciones desconocidas. Considerando los pasivos para la tecnología de silicio, no se exige factores de calidad en los inductores mayores a 10 hasta el 2006, en el que se pasa a requerir un factor 14, que si bien se conoce cómo conseguirlo, no es de utilización habitual. Es problema más grave la necesidad de densidades de capacidad elevadas a partir del 2006, llegando hasta 30fF/μm2 en el 2008, para lo que aún no existe solución conocida. Respecto a los HBTs, dadas sus elevadas tensiones de ruptura, no presentan problemas hasta 2006, en que se hacen patentes los problemas de reducción de área, y en 2007 y posteriores, en que las mejoras necesarias empiezan a ser importantes relativas a tensión de ruptura, frecuencia máxima y eficiencia (para un lineal). Respecto a la integración de la parte de RF en un SIP es crítica la decisión para 2006+ de integrar el filtro duplexor, cuya implementación en tecnología de silicio es aún desconocida.
REFERENCIAS
[1] H.S. Bennett et Al. "Device and Technology Evolution for Si-Based RF
Integrated Circuits", IEEE Transactions on electron devices, vol. 52, no.
7, pp. 1235-1258, July 2005
[2] C.Yoo and Q.Huang, "A Common-Gate Switched 0.9-W Class-E Power
Amplifier with 41% PAE in 0.25-m CMOS," IEEE Journal of Solid
State Circuits, vol. 36, no. 5, pp. 823-830, May2001.
[3] J.Craninckx and M.S.J.Steyaert, "A 1.8-GHz CMOS Low-Phase-Noise
Voltage-Controlled Oscillator with Prescaler," IEEE Journal of Solid
State Circuits, vol. 30, no. 12, pp. 1474-1482, Dec.1995.
[4] ITRS-2003, table 55ª
Publicación realizada por:
Jhony. A Bautista. P
C.I: 18566744
Dirección URL:
http://www.google.co.ve/search?hl=es&source=hp&q=L%C3%ADmites+de+la+tecnolog%C3%ADa+en+la+integraci%C3%B3n+de&btnG=Buscar+con+Google&meta=&aq=f&oq=
No hay comentarios:
Publicar un comentario